晶体管微型化的方式已发生改变。晶体管主要由一系列组件构成：置于硅中心之上的推拉式提速材料，为防止渗漏增加的外部绝缘材料，还有变二维为三维的新几何体。为了延续摩尔定律，芯片制造商期待着晶体管结构发生里程碑式的变化。
　　他们盯上了晶体管核心结构载流子沟道，用锗替代这部分的硅，并混入III-V族化合物半导体。这些材料能够开辟速度更快、更省电的新一代晶体管，从而制造出电路更密集、速度更快、运转温度更低的芯片。
　　但为了使替代性晶体管沟道真正投入使用，工程师们必须找到在符合行业标准的硅片上进行制造的途径。这也并非易事。替代半导体中的原子间距比硅中的大，这样晶体生长就会产生使设备无法运行的缺陷。
　　比利时研究了一种有望成功的方法，既能节省材料，又能通过精确地将新材料填充到标准硅晶圆的纳米沟槽中，减少缺陷。由此制成的芯片可减少数据中心能耗，提高移动设备电池寿命，还有助于维持摩尔定律的有效性。

　　人们通过添加微量的其他材料（掺杂剂），使现代晶体管置于硅晶圆中。掺杂剂原子改变材料的电子特性，形成了晶体管的三个核心部分：发射并接受载流子的源极区和漏极区，以及两区之间的载流沟道。
　　几十年来，提高微处理器速度的方法仅仅是晶体管微型化并在一个芯片上集成更多的晶体管。这有赖于一个基本原则：晶体管越小，运转速度更快，耗能更低。但在20世纪90年代末，这一规则被打破。随着芯片密度越来越大，功耗使得电路存在过热风险。
　　处理过热问题的一种方法是，降低电源电压，即漏极将载流子拉过沟道的电压。这降低了功耗，但也意味着可供电容器完全充电的电流减少，最终导致电路速度下降。
　　确实，到2005年左右，CPU时钟频率开始停滞不前。各大公司开始通过多核方式在处理器层面加以解决。但过热问题仍然存在，随着晶体管密度不断增加，晶体管中可同时启动的部分越来越小。
　　同时，芯片制造商设计了若干既能提高性能又不增加热量的新方法。早期的一种策略由英特尔于2002年提出，即在晶体管源极区和漏极区使用硅与锗的混合物。这一合金的原子间距与纯硅不同。由此形成的应力改变了硅沟道结晶性能（从而改变电气性能），使电子或空穴（没有电子，与电场对应，如同一个正电荷）流过设备的速度得到了提高。这样，迁移率的提高使得晶体开关速度更快，在给定电压下通过的电流更多、电路速度也更快。
　　芯片制造商逐渐调整了这一基本策略，以便带来更大的变革：整体更换硅沟道。几种材料已成为逻辑电路所需两种晶体管的首选材料。正沟道场效应晶体管（pFET）承载空穴通过沟道，对于这种晶体管，最主要的候选材料是锗，它在元素周期表中位于硅的正下方，电荷输送速度是硅的4倍。负沟道场效应晶体管（nFET）取决于电子的运动，工程师们考虑混合周期表第III和V族元素。最有潜力的是铟砷化镓（InGaAs），其电子迁移率每伏秒约1万平方厘米，是硅的6倍以上。
　　在行业中，英特尔历来都引领晶体管设计变革潮流，已经开始研究替代性晶体管沟道材料。2009年，该公司称已经制造了栅极长度为80纳米的InGaAs设备，虽然是当时纯硅片栅极长度的2倍，但耗电更少。该公司已将这些材料用于新的3D设备，称为鳍式场效应晶体管（FinFET），该晶圆表面上有若干突出的沟道。
　　但英特尔为了制造自己的InGaAs晶体管，不得不用一层相当厚的III-V族材料覆盖整个硅晶圆，蚀刻掉不需要的部分。总部设在美国的非营利性芯片行业研究联盟Sematech的理查德?希尔（RichardHill）说，这对于高密集型产品来说太过昂贵。
　　希尔说，未来在于微电子研究中心（IMEC）开创的另一种方法。IMEC是总部设在比利时鲁汶的研究机构。五十多位工程师十多年来一直研究在几十纳米的沟槽中的硅片上生长数以亿计的晶体管沟道的方式。
　　这种方法极具吸引力，Sematech曾放弃了自己的晶圆覆盖方法，也采用了这种方法。虽然IMEC不肯透露哪个行业的巨头可能会采用这种方法，但该方法确实引起了强烈的投资兴趣。IBM苏黎世研究实验室先进功能材料组研究人员卢卡斯?柴诺马兹（Lukas Czornomaz）说：“这种方法非常好，我们也在考虑。”
　　━━━━━
　　IMEC的工作基于一个简单的晶体生长原理：适当的几何体可以让一切发生改变。波兰化学家扬?柴可拉斯基（Jan Czochralski）在1916年就发现了这一点，他证明可以从熔融金属中提拉籽晶，形成几乎完美的晶体。其中我们了解到的关键一点是，较细的晶棒可以限制缺陷。最常见的缺陷就是原子不能附着在恰当的位置，从而导致整个原子面完全消失。幸运的是，这种缺陷通常会与生长方向呈45°角传播，如果晶体颈部又长又窄，那么这种位错现象一般只会生长一小段距离，在达到边缘前停止生长。
　　在小容器中形成数以亿计的纳米晶体管沟道来制造芯片是不切实际的。但在充满蒸汽的反应器中结晶时，工程师们仍可利用这种几何“颈缩”效应。麻省理工学院的材料科学和工程教授尤金?菲茨杰拉德（Eugene Fitzgerald）是这种方法的先驱者。20世纪90年代，他还在贝尔实验室工作时，证明了如果开始结晶的“颈部”被置于深度是宽度两倍的矩形沟槽底部，就可在硅上使用少量III-V族材料。等材料与周围的硅表面齐平时，大多数缺陷都在沟槽一面侧壁上终结（见插图“缺陷终止区”）。

　　IMEC的后硅时代设备制造化学专家马蒂?凯马克斯（Matty Caymax）和同事们着手研究这种方法是否够快、够强、够可靠，从而能在硅晶圆厂中使用。在半导体行业，沟槽本身并不是什么新东西：十多年来，晶圆厂蚀刻掉硅，然后用二氧化硅重新填充沟槽。这种“浅沟槽隔离”工艺在晶体管之间形成绝缘基板，使晶体管可以更紧地挨在一起，而将电气干扰降到最小。
　　由于二氧化硅是非晶材料，所以可以填入沟槽中，而无须考虑每个原子在何处终结。用载流子迁移率高的材料填充沟槽是另一回事。为了能正常工作，这些材料必须形成高质量晶体，即使其原子间距与硅基板相差甚远。硅原子的平均间距为0.543纳米，而锗原子为0.566纳米。InGaAs更差，为0.59纳米。衬底材料的错配很容易导致错误堆叠。
　　当凯马克斯及其研究小组2002年开始研究替代性沟道时，他们决定把重点放在提升pFET的速度上。从pFET着手是很自然的。空穴穿过硅的速度不如电子快。凯马克斯说，如不尽量使用晶体，硅pFET携带的电流可能只能是nFET的约四分之一。引入迁移率较高的材料，可以解决这种不平衡。
　　在纯硅上形成纯锗是一个大的飞跃，所以IMEC首先开始研究硅与锗的混合物，然后尝试在硅锗混合物上生长一层纯锗。硅锗层有助于缓解原子间距不匹配的问题，减少锗缺陷量。但凯马克斯和他的同事们也意识到这种方法其实开辟了另一个途径。通过微调硅和锗的比例，可以压缩这种混合物上面的锗沟道，并略微改变原子间距。达到最佳比例（有足够的硅来提高迁移率，而又不会降低晶体质量）时，理论上锗空穴迁移率可提高6倍。
　　━━━━━
　　2008年，IMEC的工程师称栅极长度为65纳米的锗FET成功通电，这一尺寸比当时的硅工艺落后几年。随后进展停滞。部分原因是需要从200毫米晶圆生产线转到300毫米生产线。但他们还发现还必须解决一个意想不到的问题：过量泄漏。
　　纯锗沟道承受的应力似乎太高，因此工程师恢复了硅锗混合物的研究工作。凯马克斯说，他们制作了一个环形振荡器，在现在1.1伏标准工作电压下的开关速度比当量的硅快25%。电压为0.9伏时，性能差异增加到40%。研究小组还证实，8位倍增器可以在0.6伏的电压下运行，而在这一电压下硅电路则难以工作。
　　现在看来，纯锗中的大部分缺陷都已解决。在一次日本京都的超大规模集成（VLSI）技术研讨会上，凯马克斯的同事杰罗梅?麦塔德（Jérome Mitard）提出了新的纯锗设计成果，作为向基于锗的3D晶体管发展的跳板，这种设备的空穴传输速度是硅的6倍，并可以在0.5伏的电压下工作，这意味着可以节省大量能源。
　　唯一的缺点是尺寸：VLSI设备的沟道是200纳米宽。而芯片晶体管的沟道宽度约为这一宽度的十分之一，下一代CMOS要求的宽度甚至更小。但凯马克斯很乐观，他说：“首次展示后，并没有明显棘手的难题。”他补充说，他和他的同事们已经为11至12纳米宽的沟槽找到了含锗的“好填料”。如果可以将其减半，差不多就是7纳米节点设备所需的材料了。
　　现已证明，制造nFET非常困难。III-V族化合物是运动速度最快的电子材料。凯马克斯的研究小组选择了两种材料的混合物制造III-V晶体管：用磷化铟填充沟槽，上面覆盖一层薄薄的超高速InGaAs。用InP填充沟槽主体，有助于减少损耗。电流往往会在晶体管沟道最深处、离栅最远的区域穿过晶体管泄漏。用InP填充沟槽主体，可以防止泄漏，因为穿过InGaAs的电子没有足够的能量进入这种材料。
　　但是，用InP填充沟槽是有挑战性的。如果原子的顺序不正确，就会形成金属键，造成设备短路。如果沟槽底部完全平坦，这就不是问题。但表面高度往往发生原子级差异，这会形成台阶，从而改变上面的结晶体走向，形成极其易导电的铟-铟键和磷-磷键。凯马克斯说：“如果将这些材料用于电气应用，设备就会短路。”
　　他的研究小组发现，可以首先在沟槽中使用一点锗，蚀刻成凹形底，然后烘烤晶圆，这样可以破坏化学键。表面重新排列成两个原子高的台阶，切割出几何缺陷。
　　虽然构成沟道的InGaAs材料质量远远高于底层的InP，但仍有很多缺陷（一平方厘米数以亿计），约为IMEC锗层的100倍，比曾在硅晶圆中发现的缺陷高100万倍左右。如此高的缺陷密度可能会使许多业内人士望而却步；缺陷量直接关系到产量和可靠性。
　　但凯马克斯指出，对晶体管架构进行的许多改革，例如引入应变硅，也会造成很多缺陷。凯马克斯说，英特尔的芯片虽然不无缺陷，但差不多是“准完美”了。他的研究小组已经设立了一个项目，研究InGaAs的缺陷密度要降低多少才能制造出有竞争力的设备。
　　━━━━━
　　但还有更多的挑战：如要对沟道进行彻底革新，可能也需要对其他部分进行修改。晶体管的源极和漏极部分也需要采用新材料，利用绝缘层将沟道和栅电极隔离开来。锗沟道应能够使用标准绝缘层：薄薄的二氧化硅层上覆盖较厚的二氧化铪膜。但是对于InGaAs，这个办法就行不通了。载流子往往在InGaAs与二氧化硅之间的交界处被困住。工程师仍在努力确定性能良好的替代材料。
　　与此同时，尺寸并不是唯一的问题。替代性材料还必须能够形成有记载的各种结构。这可能是指FinFET。但芯片产业可能会朝不同的方向发展，比如纳米线，通过纳米线就能利用环绕栅极全面控制沟道。这很可能首先通过硅沟道实现。
　　采用III-V族材料的一大障碍是对晶圆厂设备污染的忧虑。砷可以大大改变硅的电子特性，对这一点必须仔细考虑。设备供应商应用材料公司的晶体生长专家埃罗尔?桑切斯（Errol Sanchez）说：“即使在这个研发阶段，最大的挑战仍是晶圆厂砷交叉污染的坏名声。”
　　最后，制造方法还有很多不确定性。IBM与IMEC正在研究后备方案，以防沟槽策略失败：在不同的晶圆上生长沟道材料，然后将其粘在另一个硅晶圆上，留下锗或III-V族材料薄膜。该方法可以保证晶体质量，但成本可能更高，因为这需要用大量的材料覆盖较大的晶圆，而这些材料最终将被蚀刻掉。
　　这样的难题不是什么新鲜事。FinFET共同发明者、美国加州大学伯克利分校研究生院TSMC特聘教授胡正明说，在将应变硅沟道和FinFET投入生产的过程中，行业面临着许多挑战。“与引入截然不同的材料所面临的挑战来说，这些挑战也就不算什么了。”胡正明说。
　　不过，他相信硅的时代就要结束。“我敢肯定，我们的子孙不会再使用硅了。”他说，“世界很大，肯定还有更好的材料。”