对于像AI、边缘计算、自动驾驶、工业图像识别等新兴的应用方案来说， FPGA具有灵活的可编程特点，可以快速实现并验证设计工程师所需要的解决方案。因此，我们看到这些新兴的热门应用领域都对FPGA青睐有加，反过来这也为FPGA提供了更为广阔的发展空间。
　　新兴市场应用将为FPGA提供广阔的发展契机
　　AI要做运算和算法，设计师可以先通过AI开源平台做训练，训练完的模型再通过一些工具移植到FPGA，这样就变成门槛比较低的设计方式了。FPGA本身的架构对于逻辑推理、低延迟的运算是非常有帮助的， AI应用为FPGA带来了发展契机，同时FPGA也会加速AI的应用发展。
　　除了AI，边缘计算也对FPGA有巨大的需求。我们对云服务器都比较熟悉了，谷歌、微软和阿里云等大型数据中心都在使用高性能、高密度的FPGA。然而，IoT和自动驾驶对边缘计算也有很大的需求。如果所有网络节点都通过云端服务器处理数据，不但网络带宽难以应付，云端服务器也很难提供实时的决策，这就要求很多信息直接在边缘终端就地处理。此外，边缘计算还需要满足低功耗、低成本及小面积等要求，而便于配置各种IO接口的FPGA就可以完美地解决这些问题。
　　理想的MCU FPGA架构
　　虽然FPGA十分灵活，并行运算能力强，其软核也很方便使用，而新兴应用对计算能力和数据管理能力的要求越来越高，这就促使FPGA设计师开始构思将处理器与FPGA完美结合的架构，两者结合可有效提升整体性能。INTEL收购Altera的背后动机其实就是CPU FPGA的美好愿望。这种强强联合的架构瞄准的是数据中心等高端应用，而中低端嵌入式市场应用更为广泛。那么什么样的架构才能满足这类需求呢？
　　现今嵌入式应用已无处不在，从智能手机到USB充电器，从工业机器人到电动玩具，以ARM为代表的MCU已经无孔不入。如果在FPGA中嵌入MCU，再加上一些存储器和外设接口，这样的理想架构就可以兼具强大的处理能力和灵活的逻辑编程特性，这不就是AI和边缘计算等新兴应用所需要的超级引擎吗？
　　在FPGA内部集成MCU、DSP、SERDES等模块，不但可提高集成度，也可为系统设计师节省板上空间。该种集成方案已经抢占了不少传统DSP/SERDES的市场，相信接下来也会蚕食传统MCU市场。
　　这种内嵌MCU的FPGA SoC系统，其实就是利用FPGA可编程的优势，将用户在不同应用场景所需要的非固定接口与外设，由中低密度FPGA可编程逻辑单元来编程实现，配置成特定内嵌CPU的设备，直接将CPU数据处理功能集成进微型化低密度FPGA，从而极大地拓展了FPGA芯片系统化应用的深度和广度。
　　国产首款内嵌MCU的非易失性FPGA SoC
　　国产FPGA开发商高云半导体最近推出一款集成MCU的FPGA SoC产品GW1NS-2，内嵌了ARM Cortex- M3、分布式RAM、BRAM、用户Flash、USB 2.0 PHY、MIPI D-PHY，以及12bits/16MHz ADC等功能模块。作为高云半导体首款FPGA-SoC器件， GW1NS-2以ARM Cortex-M3硬核处理器为核心，具备了实现系统功能所需要的最小内存。其内嵌的FPGA逻辑模块单元方便灵活，可实现多种外设控制功能，能提供出色的计算能力和异常系统响应中断功能，具有高性能、低功耗、使用灵活、瞬时启动、低成本、非易失性、高安全性、封装类型丰富等特点。
　

　　图一：GW1NS的内部模块结构图（资料来源：高云半导体）

　　图二：高云GWINS参考设计开发板（资料来源：高云半导体）
　　目前，在全球低密度、非易失性FPGA市场，高云的主要竞争对手就是Lattice，Xilinx较少涉足这一细分市场。该类型产品可以完全取代传统的CPLD，年市场总量约有5亿美元。高云小蜜蜂系列产品采用闪存工艺技术，可以多次编程，具有更强的灵活性和可复用性。另外，非易失性可以有效保护用户的私密信息和数据，再结合创新的硬件加密技术，可对设计进行良好的保护，避免令客户头疼的抄袭设计问题。这不但有利于专利技术的保护，也有益于推动中国科技企业的自主创新。
　　GW1NS-2 首次集成了Cortex-M3 MCU和1.7K LUT FPGA逻辑，实现了可编程逻辑器件和嵌入式处理器的无缝连接，内置USB 2.0 PHY、MIPI D-PHY和ADC等IO硬核，兼容多种外围器件标准，可大幅降低用户成本，能够广泛应用于工业控制、通信、物联网、伺服驱动、智能家居、安全加密、消费电子等多个领域。
　　GW1NS不但是国产首款内嵌MCU的非易失性FPGA SoC，同时也是高云半导体布局AI的开端。高云创新性地将低密度、内嵌闪存的非易失FPGA引入消费、控制、物联网、安全、AI等多个领域，充分利用MCU和FPGA的互补特性以及USB PHY、ADC灵活外设, 大大拓宽了FPGA的应用市场。相信这种内嵌MCU的FPGA SoC将推动FPGA在工业图像识别、语音识别等AI和边缘计算领域的快速发展。
　　软硬一体化的开发平台
　　FPGA最大的挑战是设计，不但要有灵活方便的EDA设计工具，而且也要求工程师具有相当的设计经验。为应对这一设计挑战，高云提供了软硬件设计一体化的开发平台。GW1NS-2应用设计需要FPGA构架的硬件设计，以及嵌入式微处理器的软件设计，两者有机结合才能够大幅提高用户设计的效率。
　　FPGA硬件设计工具能够完成FPGA综合、布局、布线、产生数据流文件及下载等一站式工作。嵌入式微处理器软件设计可利用安装在PC上的软件设计工具（Ecplise/Keil Compiler、Linker、 Debugger），编写C语言程序，然后编译成软件二进制文档，经软件设计工具保存到连接嵌入式微处理器的储存器之中。
　　

　　图三：GW1NS-2 FPGA-SoC的应用设计结合软硬件设计流程（来源：高云半导体）
　　典型应用设计实例
　　GW1NS系列的典型应用包括：无人机伺服电机控制器、USB Type C CD/PD方案、智能电源管理系统、LED显示墙系统、各种工业控制/人机界面，以及摄像头图像系统等。
　　目前的FPGA产品很少有集成USB 2.0功能模块的，因为在传统观念上，FPGA都是应用在通信系统和设备上的，很少与消费类产品发生交集。而随着市场需求的发展，以及FPGA集成度不断提升、功耗降低，其在消费类产品中的应用也会越来越多。苹果工程师就对FPGA表现出极大的兴趣，而且，在iPhone7中已经用到了FPGA。
　　GW1NS内置的USB 2.0 PHY硬核模块包括 UTMI digital 和 UTMI AFE(Analog Front End), 主要用于连接 USB控制器和 USB PHY。其数据速率高达480Mbps，同时兼容 USB1.1 1.5/12Mbps速率，它支持即插即用和热插拔。此外，高云的USB TYPE_C CC-Port/PD Controller IP覆盖了USB TPYE-C的几乎所有功能（如图四所示），可为消费类电子产品的设计者提供完整的USB解决方案。
　

　　图四：GW USB TYPE_C解决方案（来源：高云半导体）
　　MIPI联盟是专门针对移动行业的接口规范产业联盟，其最新的MIPI I3C接口标准可以解决设备中传感器数量增长所带来的挑战，尤其是智能手机市场，一款手持设备中往往需要10个传感器和20个逻辑信号支持。做为MIPI联盟一个新的通讯协议，I3C兼容并扩展了传统I2C通讯协议，其总线为两线式串行总线。
　　高云GW1NS产品内置MIPI D-PHY硬核，符合I3C规范，可以支持Full HD1080P的图像处理。该公司还提供SDR-模式I3C IP (Master-Slave-Combined )高速串行接口解决方案，包括相关IP软核、参考设计及开发板等。高云I3C IP及其FPGA设计具有低引线数、可扩展性、低功耗、更高的容量等创新性能，能有效的减少集成电路芯片系统的物理端口，并支持低功耗、高数据速率和其他已有端口协议，为支持移动手持设备、智能驾驶、IOT设计添加了许多增强的特性。
　　目前， 大部分图像系统都是采用 MIPI 摄像头串行接 口（ CSI -2）协议，用于连接各种图像传感器。而基于高云GW1NS的摄像机控制接口（ CCI ）采用 I3C 接口，跟传统的I2C相比，能够减少引线数并简化系统实施 。